AMD Bulldozer K15, Sammelthread & Info Thread Einstellungen

[Roman001]

AMD Bulldozer K15

(IMG:http://www.abload.de/img/bdlx5y.jpg)

-Der schnellste Single/Multi-Thread-Prozessor der Geschichte-


AMD wird 2011 eine ganz neue Prozessorarchitektur erstmals seit K7 Zeiten auf den Markt werfen. Diese hört auf den Namen "Bulldozer" und wird wohl der größte Schritt seit vielen vielen Jahren werden.
Bulldozer wird der eigentliche Phenom werden, denn die beiden Vorgänger waren nicht das, was sie für AMD sein sollten, auch wenn sich Version II des Phenom trotzdem gut machte.
Bulldozer soll AMD wieder an die Spitze bringen mit einer deutlich veränderten neuen Architektur. AMD nennt seine Architektur Bulldozer (15. Familie)

Was ist Bulldozer und wie ist er aufgebaut?

Bulldozer ist ein Prozessor, der mit 8 Kernen im Desktop-Markt bestückt werden wird, im Serverbereich mit 16 Kernen.
Intern kommen mehrere Module zum Einsatz, die je 2 reale Prozessorkerne besitzen. Diese 2 Prozessorkerne haben jeweils 4 Pipelines, die Hälfte davon für ALUs. AMD kann die Anzahl der Kerne einfacher gestalten. Braucht es 8 Kerne, so werden 4 solcher Module zusammengekoppelt und der Prozessor meldet sich dann als Achtkernprozessor.
Und jeder einzelne Kern auf einem Modul hat intern 2 weitere Kerne, die es dem Kern erlauben, mehr als einen Thread zu nutzen, ähnlich wie Intels SMT, nur mit dem Unterschied, dass jeder Bulldozer Kern jeden Thread mit eigens reservierter Hardware verarbeiten darf und so die Verarbeitung schneller ausführen kann. SMT von Intel kann nur mit gemeinsamer Hardware Threads verarbeiten. Bei AMD heißt die Technik CMT und soll 180 % Leistung gegenüber 120% Intel SMT haben.

(IMG:http://www.abload.de/img/1kxit.jpg)

(IMG:http://www.abload.de/img/8c9bg.jpg)

Jeder der 2 Kerne eines Moduls, hat einen eigenen L1 Cache sowie einen eigenen Scheduler. Der L2 Cache ist aber getrennt, sprich beide Kerne teilen sich hier einen gemeinsamen L2 Cache. Beim AMD K10 hatte noch jeder Kern einen eigenen L2 Cache.
Jedes der einzelnen Module hat dafür nur eine eigene 128-Bit-FPU für Gleitkommazahlenberechnungen. Ebenfalls mit dabei ist natürlich der L3 Cache. Hier nutzen alle Module zusammen (egal wie viele) einen gemeinsamen L3 Cache, der recht hoch ausfallen dürfte.
Durch diesen neuen internen Aufbau ist ein Bulldozer, einem Phenom II mit seinen "nur" drei Integer-Pipelines und einer FP-Pipeline pro Kern überlegen.

Bei einem 8 Kern Prozessor mit 4 Modulen pro 2 Kerne würden also 8x L1 Cache vorkommen (jeder Kern hat ein eigenes L1 Cache), 4x L2 Cache (pro Modul ein L2 Cache), 1x L3 Cache für alle Modulen und 4x FPUs Unit (pro Modul eine FPU).

(IMG:http://www.abload.de/img/31aq3.jpg)

(IMG:http://www.abload.de/img/4j994.jpg)

Bulldozer wird von AMD speziell für Multithreading entwickelt. Durch den Aufbau mit 2 Kernen pro Modul will AMD sehr hohe Multithreadleistung erzielen.
Mehrere Threads sollen effektiver auf mehrere Kerne verteilt werden und so schneller bearbeitet werden. Es wird interessant zu sehen sein, wie AMD das umsetzt und wie schnell die Kerne sind. AMD nennt das "Better Multithreaded Integer- Performance".

(IMG:http://www.abload.de/img/57zrx.jpg)

(IMG:http://www.abload.de/img/69z9j.jpg)

AVX

Eine FPU pro Modul, die sich beide Kerne teilen müssen ist 256Bit breit, beherrscht Intels AVX Instruktionssatz und kann sich bei kürzeren Befehlen in 2x128Bit splitten (und damit dann 2 128-Bittige Befehle gleichzeitig ausführen). Diese FPU ist als FMAC (Fused Multiply Accumulate) ausgelegt und kann daher eine Multiplikation und eine Addition in einem Rutsch ausführen. Des weiteren wird spekuliert dass sie um die Effizienz zu erhöhen, auch direkt als 1 Multiplizierer & 1 Addierer arbeiten kann.

SSE5

Die erweiterung SSE5 wurde wegen Intels AVX aufgegeben und teillweise in FMA4 intregiert, dann hat AMD AVX & FMA4 mit SSE5 inhalten.


Fertigung

Bulldozer wird im 32nm Prozess bei Globalfoundries produziert, das TapeOut von Bulldozer soll gegen ende 2009 stattgefunden haben.

Der Prozessor wird ein DDR3-1866 Speichercontroller besitzen und AM3 Support bieten, man braucht kein neues Board.


Desktop (Zamebzi)

Für den Desktop Markt kommt Zambezi mit 8 Kernen die aus 4 Modulen bestehen und Socket AM3 Support bieten.


Server (Interlagos)

Für den Server Markt kommt Valencia/Interlagos mit 12/16 Kernen die aus 8 Modulen bestehen und Socket C32 & G34 Support bieten.

(IMG:http://www.abload.de/img/7waax.jpg)


Quelle: http://www.hardwareluxx.de/community/14493908-post1.html

[Roman001]

AMD Bulldozer: Ein Sandy-Bridge-Killer?

AMDs kommende CPU-Generation, welche auf den Codenamen Bulldozer hört, steht Gerüchten zufolge 2011 bereit und stellt die erste vollkommende Neuentwicklung seit dem Athlon dar. Wie bisher bekannt, werden unter anderem je zwei CPU-Kerne mit je vier Pipelines zu einem "Modul" zusammengefasst, das sich Ansteuerungslogik, L2-Cache und FPU-Einheiten teilt. Details zu Implementierung und Rechenleistung sind weiterhin unbekannt. Als gesichert gilt lediglich, dass die Dekoder-Einheiten eines Moduls mindestens zwei Threads bearbeiten und so beide Kerne unabhängig voneinander mit Arbeit versorgen können. Die gemeinsame FPU-Einheit ist zudem zweigeteilt und kann in schnellem Wechsel komplett von einem Kern oder je zur Hälfte von beiden Kernen zeitgleich genutzt werden. Ende 2009 gab AMD diese Informationen bekannt.

In einem Blog bei Citavia entdeckte der Schreiber im Quellcode des Open64-Compilers möglicherweise weitere Details zum Bulldozer: Offenbar verfügt jeder Kern eines Moduls über vier ALUs und drei AGUs - pro Modul ergo acht ALUs und sechs AGUs, zudem können zwei Load- und ein Store-Durchgang gleichzeitig durchgeführt werden. Zum Vergleich: Ein Thuban besitzt insgesamt 18 ALUs sowie 18 AGUs, auf zwei Kerne gesehen also jeweils drei. Weiterhin werden die Cache-Größen erwähnt, so könnte der Bulldozer 16 KiB L1- und 2 MiB L2-Speicher erhalten. Hinzu kommt eine vierfach ausgelegte Issue-Rate.

Sollten die vorliegenden Informationen stimmen, wäre ein Bulldozer pro-Takt deutlich flotter als eine aktuelle AMD-CPU - Vergleiche mit Intel sind hier schwierig. Grob über den Daumen gepeilt, könnte ein Bulldozer mit einem Nehalem mindestens gleich ziehen. Die letzte (fast) komplett neue Architektur stellte der Core 2 dar, welche pro-Takt den Pentium 4 teils um mehr als 50 Prozent hinter sich lässt. Sollte AMD mit dem Bulldozer einen ähnlich großen Wurf landen, könnte - und das ist höchst spekulativ - dies sogar reichen um Sandy Bridge "platt zu machen". Auf der Hot Chips Conference Ende August wird sich AMD zu weiteren Architektur-Details äußern - dann wissen wir mehr.


http://www.pcgameshardware.de/aid,764388/A...iller/CPU/News/

AMDs Bulldozer potenter als bisher angenommen?

Bereits seit Jahren ranken sich Gerüchte um AMDs nächste Prozessor-Architektur namens Bulldozer, immer wieder angeheizt durch ein paar offizielle Informationen seitens des Herstellers. Bisher ist dabei allerdings nur der oberflächliche Aufbau eines Bulldozer-Moduls bekannt, der Aufbau unter der Haube ist hingegen noch ein streng gehütetes Geheimnis. Noch, denn nun tauchen die ersten Informationen auf, die massive Verbesserungen gegenüber der aktuellen Generation in Aussicht stellen.

Ende des letzten Jahres lies AMD zum ersten Mal die Katze aus dem Sack und sprach öffentlich über die kommende Bulldozer-Architektur, die zahlreiche Veränderungen gegenüber der aktuellen Prozessor-Generation mitbringen wird. Als erstes ist hier der Aufbau eines Bulldozer-Moduls zu nennen. Ein Modul beherbergt dabei zwei Kerne mit jeweils vier Pipelines, eigenem L1-Cache für Daten und einem zugehörigen Scheduler für Integer-Befehle. Beide Kerne teilen sich jedoch die Befehlsdekodiereinheit sowie den L2-Cache und sind daher sehr eng miteinander vernetzt.

Darüber hinaus befinden sich innerhalb eines Moduls noch zwei Gleitkommaeinheiten für 128-Bit-Operanden mit gemeinsam genutztem Scheduler. Auf diese Weise kann entweder einer der beiden Kerne die beiden Gleitkommaeinheit verwenden, oder jeder Kern benutzt eine Einheit. Dadurch soll eine bessere Auslastung der Einheiten gewährleistet werden.

Bis hier hin hat AMD die Informationen bereits bestätigt. Die Frage die bisher noch offen ist, ist natürlich der detaillierte Aufbau eines Kerns selbst - angefangen von den Cache-Größen über die Anzahl an ALUs (Arithmetisch-Logische-Einheiten) bis hin zu den AGUs (Adress-Generierungs-Einheiten). Bisher ging man davon aus, dass der Hersteller sich hier an der aktuellen Generation orientiert. Die nun bei Citavia aufgetauchten Spekulationen auf Basis des Quellcodes der Open64-Compiler, der auch AMDs Opteron-Prozessoren unterstützt, gehen hingegen in eine andere Richtung und deuten massive Verbesserungen an.

So findet sich im Quellcode ein Hinweis auf vier ALUs und drei AGUs. Letzteres passt zu der Information, dass ein Kern gleichzeitig zwei Lade- und eine Speicheroperation ausführen kann. Sollte sich diese Daten auf einen Kern beziehen, käme ein gesamtes Modul auf satte acht ALUs und sechs AGUs - zum Vergleich: Ein Phenom II besitzt gerade einmal drei ALUs und drei AGUs pro Kern. Passend zur der spekulierten Rechenpower eines Bulldozers findet sich im Quellcode auch noch der Hinweis auf eine Issue-Rate von 4, so dass bis zu vier Operationen gleichzeitig zur Ausführung angestoßen werden könnten.

Darüber hinaus hat der Autor des Blogs auch die Cache-Größen des L2- und L1-Daten-Caches im Quellcode des Compilers aufgestöbert. Demnach fällt der L1-Daten-Cache mit 16 KByte deutlich kleiner als bei den aktuellen Prozessoren aus. Der L2-Cache könnte 2 MByte umfassen, sofern sich die Einträge auch wirklich auf den Bulldozer-Kern beziehen. Dies ist zugleich auch das größte Fragezeichen hinter den Informationen. Es ist zwar bekannt dass AMD den Quellcode anpasst, ob es sich bei den Änderungen aber wirklich um Bulldozer-spezifische Eingriffe handelt ist natürlich unbekannt. Sollten die Informationen stimmen, könnte AMD in Sachen Pro-MHz-Leistung einen großen Sprung nach vorne machen.

http://ht4u.net/news/22365_amds_bulldozer_...her_angenommen/

Der Beitrag wurde von Roman001 bearbeitet: 16 Jul 2010, 14:46